コラム
2024/03/28
第17回 ビアのインピーダンス①②
ビアのインピーダンス①
ビアは多層プリント基板で異なる層を電気的に接続します。高周波になると、ビアはインピーダンスの不整合要因になります。
ラインに対して考慮するパラメータが多く、層構成も影響してくるのでビアのインピーダンス整合は基板設計毎に確認が必要です。
とある6層構成の基板に対してビアはビア径 : 0.3ｍｍ、ランド径 : 0.7mm、ビアクリアランス : 1.0mm、L1-L6の表層同士を接続しています。
このビアに対して、MAX10GHzの帯域で0.5nsにインピーダンス解析用のTDRパルスを入れた結果が下記になります。
0.5nsから少し経った、ビア相当の位置でインピーダンスが48.6Ω程になりました。
ビアのインピーダンス②
次に同じビアの構成でMAX1GHzの帯域で0.5nsにインピーダンス解析用のTDRパルスを入れた結果が下記になります。
ビア相当の位置ではインピーダンスが49.9Ωでビアのインピーダンス不整合は見えなくなります。
TDRでは入れたパルスによって応答が異なり、解析時の帯域に応じてTDRパルスが異なる為、結果に差が出てきます。
実際は使用する規格、周波数に応じてビアインピーダンスのケアが必要か判断します。
最近の投稿
-
名刺サイズ以下に収めた、WiFi内蔵の 工業用レーザーセンサー基板
2026/07/09 -
クラウド不要、端末側で完結するEdgeAI顔認証システム（Cortex-M7＋Edge TPU）
2026/07/09 -
イメージがありません。ディスコン対応：MAX7000（CPLD）からCycloneⅣ（FPGA）へのリプレース（AHDL→VHDL変換）2026/07/09
-
イメージがありません。ディスコン対応：AHDL資産を活かしたAltera MAX3000のリプレース（AHDL→VHDL変換）2026/07/09
-
既存電話設備とIPネットワークをつなぐ、VoIP-PCMハイウェイ相互変換装置の開発
2026/07/09
