SI/PI協調解析コラムシリーズ
【こんなお悩みありませんか？】
- 先輩から「SIに気をつけろ」と言われるけど、具体的に何を指すのかピンとこない…
- 「波形がなまる」「リンギングが出る」って言われても、なぜそれがダメなのか説明できない…
- オシロスコープで波形は見るけど、どこに注目すれば良いのか分からない…
- 設計レビューでSIについて質問されて、うまく答えられなかった…
電子回路設計において、「SI（シグナルインテグリティ：信号品質）の確保」は非常に重要です。しかし、特に経験の浅いエンジニアにとっては、SIが具体的に何を指し、なぜそれが問題になるのか、掴みどころがないかもしれません。
今回は、SIの基本となる4つの要因と、それらが引き起こす問題について、分かりやすく解説します。
1. SI（信号品質）とは？ – きれいな波形がなぜ重要か
前回のおさらいになりますが、SIとは「信号が設計通りに正しく、きれいな形で伝わるかどうか」ということです。デジタル回路では、「0」と「1」の信号をLSI（大規模集積回路）などの受信側デバイスが正確に認識することで、システム全体が正しく動作します。
もし信号波形が崩れてしまうと、受信側デバイスが「0」と「1」を誤って判断したり、正しいタイミングで信号を読み取れなくなったりします。これがデータエラーやシステムの誤動作、最悪の場合はシステムダウンにつながるのです。例えば、クロック信号の波形が崩れると、LSIが1回のクロックエッジで2回トリガーしてしまう「ダブルトリガー」といった不具合が発生し、深刻な問題を引き起こすことがあります。
2. SIを劣化させる4つの主な要因
では、具体的にどのような現象が信号波形を崩し、SIを劣化させるのでしょうか？ここでは代表的な4つの要因「反射」「クロストーク」「損失」「ジッタ」について見ていきましょう。
① 反射（Reflection）
どんな現象？ 信号が伝送路の途中でインピーダンス（電気の流れにくさ）が急に変わる部分（不連続点）にぶつかると、一部が跳ね返ってくる現象です。山びこをイメージすると分かりやすいかもしれません。伝送路の始点や終点、コネクタ接続部、ビア（基板の層間をつなぐ穴）などが不連続点となりやすいです。
なぜ問題？ 反射波が元の信号波形に重なると、波形が大きく歪んだり、リンギング（波形の振動）が発生したりします。これにより、受信側が信号レベルを正しく認識できなくなることがあります。
対策のヒント: インピーダンスマッチング（伝送路のインピーダンスを一定に保つこと）が基本です。終端抵抗の適切な配置も重要です。
② クロストーク（Crosstalk）
どんな現象？ 隣り合った信号線同士が、電磁的な結合によって互いに影響し合い、ノイズを発生させる現象です。隣の部屋の話し声が壁を通して聞こえてくるのに似ています。信号線同士の間隔が狭いほど、また平行に走る区間が長いほど、クロストークは発生しやすくなります。
なぜ問題？ 一方の信号線（アグレッサー：加害者）の信号変化が、もう一方の信号線（ビクティム：被害者）にノイズとしての電圧を誘起し、ビクティム側の信号波形を歪ませます。これにより、誤った信号レベルとして認識されたり、タイミングがずれたりすることがあります。
対策のヒント: 信号線間の間隔を十分に空ける、平行配線を避ける、グランド線を挟む（シールドする）などの対策があります。
③ 損失（Loss）
どんな現象？ 信号が伝送路を伝わる間に、エネルギーが失われて信号の振幅が小さくなったり、波形がなまったりする現象です。遠くの人に話しかけると声が小さく聞こえたり、こもって聞こえたりするのに似ています。伝送路の材質（導体抵抗や誘電正接）や長さ、信号の周波数などが影響します。特に高周波信号ほど損失は大きくなる傾向があります。
なぜ問題？ 信号の振幅が小さくなりすぎると、受信側で「0」と「1」を区別できなくなります。また、波形がなまる（立ち上がり/立ち下がり時間が長くなる）と、高速な信号変化に追従できず、タイミングエラーの原因となります。
対策のヒント: 低損失な基板材料の選定、配線長の最短化、信号のプリエンファシス（送信側で高周波成分を強調する）などの対策があります。
④ ジッタ（Jitter）
どんな現象？ 信号のタイミングが、理想的なタイミングから時間的に揺らいでしまう現象です。心臓の鼓動が不規則になるのに似ています。電源ノイズ、反射、クロストーク、LSI内部の要因など、さまざまな原因で発生します。
なぜ問題？ デジタル信号は正確なタイミングで送受信されることが前提です。ジッタが大きいと、受信側が正しいタイミングでデータを読み取れず、ビットエラーを引き起こします。特に高速なデータ伝送では、わずかなジッタも許容されません。
対策のヒント: 電源品質の安定化、反射やクロストークの抑制、高品質なクロック源の使用などが重要です。
これら4つの要因は、単独で発生するだけでなく、互いに影響し合って問題を複雑化させることもあります。例えば、損失によって減衰した信号は、わずかな反射やクロストークの影響も受けやすくなります。
3. 実際の不具合事例から学ぶ
アポロ技研では、これまでに数多くのSI問題の解析・解決に携わってきました。例えば、
DDRメモリの不具合
高速なDDRメモリ（DDR3、DDR4など）を搭載した基板で、「特定の条件下でデータエラーが頻発する」というご相談がありました。詳細なSIシミュレーションを行った結果、特定の配線パターンにおける反射とクロストークが複合的に作用し、メモリコントローラが信号を誤認識していることが判明しました。配線パターンの見直しや終端抵抗の最適化をご提案し、問題を解決しました。
高速シリアルインターフェースの不具合
SATAやPCI Expressなどの高速シリアルインターフェースで、「通信が安定しない」「規格で定められたEyeパターンが開かない」といった課題も多く寄せられます。このような場合、伝送路の損失やインピーダンス不整合、ビア構造などが原因となっていることが多く、シミュレーションによる詳細な特性評価と改善策の検討が不可欠です。
これらの事例からも分かるように、SI問題は製品の品質に直結します。
4. まとめ：SIの基礎理解が品質向上の第一歩
今回は、SIを劣化させる4つの主な要因「反射」「クロストーク」「損失」「ジッタ」と、それらが引き起こす問題について解説しました。これらの基礎を理解することは、高品質な電子回路を設計するための第一歩です。
「自分の設計は大丈夫だろうか？」「もっと具体的にSI対策について知りたい」と感じた方は、ぜひアポロ技研にご相談ください。お客様の製品や設計課題に合わせて、最適なSI解析・対策ソリューションをご提案いたします。
