既存ASIC＋CPUをCycloneV SoCに統合、バス変換ロジックで実現したワンチップ化事例

チップ統合化

既存のASICリプレースとCPUのリプレースを実施
具体的には既存ASICの機能と既存のCPUを、CycloneV SoCを使用してワンチップ化。

技術キーワード：バス変換、Avalon-MM 、SoC

ご相談の背景・課題

今回のご相談は、既存装置で別々のチップとして実装されていたASICとCPUを、1チップのSoCに統合（ワンチップ化）したいというものでした。ASICはディスコンや製造コストの問題、CPUは性能や入手性の課題が発生しやすく、2つのチップそれぞれの維持・調達が、装置全体のコスト・リスクとして積み上がっていく状況でした。

ワンチップ化のメリットは、部品点数の削減・基板面積の縮小・調達リスクの分散・消費電力低減と、多岐にわたります。一方で、ASICとCPUを別々に設計・調達してきたシステムを1つのSoCに統合するには、両者の機能を正確に再現しつつ、新しいチップアーキテクチャに合わせた設計のやり直しが必要です。

特に難しいのはバスインターフェースの違いです。既存ASICが採用していたバス仕様と、SoC内部のバス仕様（CycloneV SoCの場合はAvalon-MMやAXI）は異なります。ASIC機能を新しいバス仕様の上で正しく動かすには、バス変換ロジックの設計と、タイミング・レイテンシの検証が不可欠でした。

アポロ技研の対応・設計の工夫

統合先デバイスとしてAltera社CycloneV SoCを採用しました。CycloneV SoCはARMコア（HPS）とFPGAロジックを1チップに統合したデバイスで、既存のCPU機能をHPS側で、既存のASIC機能をFPGAロジック側で再構成することで、システム全体のワンチップ化を実現できます。

FPGA側に移植した既存ASIC機能と、HPS側のCPU機能を内部でつなぐために、バス変換ロジックを設計しました。SoC内部の標準バス規格であるAvalon-MMを介してHPSとFPGAロジックを接続し、両者がスムーズに連携できる構成にしています。バス変換では、データ幅・タイミング・アドレスマップなどを正確に変換し、ASIC時代の動作をCycloneV SoC上で再現しました。

動作検証では、元のシステムと同じ入出力・動作タイミングを実現できているかを実機で確認しています。チップを1つにまとめても、元装置と同等以上の動作を担保することが、リプレースの最低条件だからです。